# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

02-136029

(43) Date of publication of application: 24.05.1990

(51)Int.CI.

H02H 9/02

(21)Application number: 63-289280

(71)Applicant: MITSUBISHI ELECTRIC CORP

(22)Date of filing:

15.11.1988

(72)Inventor: KOYANO ATSUSHI

## (54) CURRENT LIMITER CIRCUIT


## (57)Abstract:


PURPOSE: To limit a current supplied to a load from a transistor by placing a determined constant-current source of the two constant-current sources in an off-condition by decreasing an output current of a current mirror circuit smaller than in the past, when load terminal voltage is decreased to not more than a predetermined value with a load resistance value decreased.

CONSTITUTION: When electric potential Vo of an output terminal 3 reaches a point P1 obtaining a relation where Vo=Vref×R7+R8/R8 (where, R7: resistance value of resistor 7, R8: resistance value of resistor 8), a contact

opening control output is obtained from a comparator 9,

and by this output, a normally- closed contact 5 is switched to an off-condition. Consequently, a current





mirror circuit 1 generates only a flow of fine constant current lidle by the second constant current source CS2, and current supplying capacity to an external load 4 by an NPN transistor Q3 is decreased by that amount. Accordingly, the potential Vo of the output terminal 3 is dropped approaching a zero level, and a load current lo is limited to a microcurrent of loff, that is, to an off-current.

### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

⑩ 日本国特許庁(JP)

①特許出願公開

## ⑩ 公 開 特 許 公 報 (A)

平2-136029

®Int. Cl. ⁵

識別記号

庁内整理番号

國公開 平成2年(1990)5月24日

H 02 H 9/02

E

7337 - 5 G

審査請求 未請求 請求項の数 1 (全5頁)

母発明の名称 電流制限回路

②特 顧 昭63-289280

❷出 頭 昭63(1988)11月15日

四発明者 小矢野

兵庫県伊丹市瑞原 4 丁目 1 番地 三菱電機株式会社北伊丹

製作所内

⑪出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

**邓代 理 人 弁理士 大岩 增雄 外2名** 

所 猪 肉

1. 免赎の名称 電景制限図路

2. 特許請求の範囲

(11 カレントミラー同僚と、このカレントミラー同僚と、このカレントミラー同僚と、このカレントミラー回路のなイオード側に互いに強列に接続された2つの定常流線と、前記力ルントミラー回路の出力電流を制御返極に受けて負荷へ電流を供給するトランジスタと、前記負荷の焙子間適圧が所定値以下のとき前記2つの定電流線のうち定められた一方の定徳変和をオフ状態にする手段とを能える策解限例第。

3. 発明の許額な説明

(産業上の利用分野)

この発明は、負荷推議を所定範囲内の超減値に 制限するための想流初限回路に関するものである。 (従来の技術)

第3箇は、この後の常規制製回路の従来の構成 を示す回路圏である。図において、カレントミラー図路1は2つのPNPトランジス9Q1、Q2

からなり、一方のPNPトランジスタQ14ペー ス・コレクタ間が接続されてダイオードとして概 能するようにしてあり、そのエミッタは危難V<sub>CC</sub> に接続され、コレクタは定電流しを設す定程流源 CSの一方の宿子に接続され、その定電説額CS の処方の帽子は接通されている。上記PNPトラ ンジスタロ1のペースはもう-- 方のPNPトラン ジスタロ 2 のペースに扱挤され、そのPNPトラ ンジスクQ2のエミッタは電視Vam度額され、 コレクタはNPNトランジ-スタQ3のベースに珍 終されている。NPNトラングスタQ3のコレク タは抵抗2を介して階級Vccに接続され、エミッ タは出力援子3に接続されている。このNPNト ランジスチロ3のコレクタにはPNPトランジス タロイのペースが接続され、そのPNPトランジ スタロ4のエミッタは電源V<sub>CC</sub>に拾続され、コレ クタはカレントミラー創造1の2つのPNPトラ ンジスタQ1、Q2のベースに投稿されている。 上記出力帽子3とグランドの間には外部具荷4が 段級される。

時間平2-136029(2)

一次に、上記途の料理回路の動作について説明する。

カレントミラー自然 1 のPNPトランジスタ () 2を扱れるコレクタ電流は、NPNトランジスタ Q3にベース電流として与えられ、NPNトラン ジスタロ3に電流し、が流れる。この程度し、は 出力端子3から外部負荷4八と供給される負荷電 成となる。いま仮に、抵抗2やPNPトランジス タ Q 4 がない場合を想定すると、定電液級 C S を 焼れる定復成 | と同識の電流がカレントミラー回 第1の出力側つまり PNPトランジスタQ 2 のコ レクタからNPNトランジスタQ3のペースに供 始されるので、このNPNトランジスクロ3の窓 逸物類率を fiteとしたとき、NPNトランジスク Q3は「×h(cの負債電流」。を削す能力を持つ ことになる。したがって、外部負荷4の抵抗塩R 4 が植小となったり、或いは出力端子 3 が接地さ れてしまったような場合、負荷電路!』が極大の 値となり大きな効力が消費されることになる。特 に、この電機制限回路が振碕回路に収み込まれて

いる場合には、集積回路のパッケージがその電力は、集積回路のパッケージががが破壊されて、集積回路がは、負回路がは、負回路にはなる。ところが実際には、そのは 最近値をR2とするとになる電圧降下分し。×の内に がPNPトラングスタQ4のペース・エミックランがPNPトラングスタQ4のペース・エミットシンを配圧 VBEよりも大きくなって、このPのカレンとのフェックをあるといるのがである。

すると、特性的数は点線で示すP・Mのように優化して負荷電流 I の は I pax に達してしまうことになる。しかし実際には上記した抵抗 2 および P N P トランジスク Q 4 からなる 回路部の 動きによって、

$$I_{1h} \ge \frac{V_{\theta \xi}}{R^2}$$
 ... [1]

となる負荷電視!<sub>の</sub>が流れようとする時間、特性 期間は実験で示すPwNのように変化して、特別、 負荷電視!<sub>の</sub>は「<sub>th</sub>から機小電流ム」(オフ程度) に抑えられる。

(発明が解決しようとする課題)

上記した従来の智能権関連部では、負債指統 し。が

上記条件を満たす低抗病尺2の値として、 安原の回路では取10~10000程度の循が用いられるのが過例であるが、 半神体無格回路では一般にこのような抵抗値を特度よく実見することは困難であり、このため上記した従来の電線制度回路を集構回路に組み込む場合、特度の高い動作を別等できないという問題点を有する。

また、負荷電波「のか12)式の条件を国たすような情報を開発した場合、PNPトランジスクロ4がオン動作した機関、一名競研報動作が行われてしまって販売2による電圧作下分が傾時に登場したようによりPNPトランジスタロ4はオブ状態に登場し、さらにオフ状態に関係すると直ちに次の電流制限が作が始まるというように、負荷が変を呈してよっても、サイン状態が終り返される発症が変を呈して30に落ちばかないという重大な関節点を存する。

この発明は上記のような問題点を解析するためになされたもので、 最強制限効性が正確で 電波制限物性が正確で 電波制限物性時のオフ電磁も安定させることのできる電

#### 舞聞平2-136029 (3)

夜朝限陶剤を得ることを目的とする。

(数額を解決するための手段)

この発明に係る電流制取的器は、カレントミラー回路のタイオードのに登いに対列に接続された2つの定職流標と、上記カレントミラー回路のお力配配を制即を投に受けて負債へ電変を供益するトランジスタと、負債の信子関電性が所定値以下のとき上記した2つの定端の限のうち変められた一方の定置資訊をオフル度にする手段とを設けたものである。

( 195 PD )

1

この発明においては、負荷の販抗協が減少して 負荷の場子間電圧が所定順以下になると、2つの 定電波頭のうち定められた一方の定電技能がオフ 状態にされる。このため、カレントミラー回路の 出力電波はそれまでよりも小さくなり、それに存ってトランジスタから負荷に供給される電波が削 視される。

(実施財)

第1回はこの発明による格託制度問題の一実施

形を示す回路回であり、1.3、4、Q1~Q3・Vccは上記は双回路と同一のものである。すなりの、カレントミラー回路1は2つのPNPトランジスタQ1はペニス・コレクタ間がほ好け、そうになり、カードとして、対するように、ペースに接続され、ペースは投いのというシンジスタQ2のペースに接続はものでのPNPトランジスタQ2のペースに接続は行っている。マクタはNPNトランジスタ♀♀♀は出力なテントの間には外間であり、この出力増テ3とグランドの間には外間負債を表している。

さらに、この制度制限何格の場合、カレントミラー回路1のダイオード朝つまりPNPトランジスタの1のコンクタに対して2つの定電流源CS1.CS2が遅いに世列に接続されている。すなわち、定電路1を近す第1の定電流源CS1はその一方の端子が上記PNPトランジスタQ1のコ

レクタに投続され、協力の紹子が禁制程点5を介して接地されている。また、上記定電流 1 に比べて機小なを看流 1 idleを続す第2の定電波源 C S 2 はその一方の増子が上記PNPトランジスタ Q 1 のコレクタに接続され、他方の増子が停止されている

一方、NPNトランジスタQ3のコレクタは抵抗らを介して電源V<sub>CC</sub>に降終されている。また、このNPNトランジスタQ3のエミッタとグランド間には2つの分割延抗7、8の分割点がは、ないでは、カカ端子に接続され、この化校器9の他方の入力端子には廃定の退早程圧V<sub>ref</sub>を促生する。 な番圧凝10が接続されている。それでありためない。 な番の出力によって上記した常期後のもの 数件させるように初成されている。 の地では、外部公司等4に供給される自分の で電圧V<sub>ref</sub>は、外部公司等4に供給される自分の で電圧V<sub>ref</sub>は、外部公司等4に供給される自分の ででしているように設定すれている。

第2回は、上記外部負荷4の低抗値尺4の変化

に作う出力端子3の電性 V の と 負 何 地 哉! の の 例 係 を 示す 特 性 図 で あ り 、 製 に お い て 矢 印 A は 外 都 負 荷 4 の 抵 抗 郁 R 4 が 小 さ く な る 方 向 を 示 し 、 矢 印 B は 外 旭 負 荷 4 の 陸 杭 並 R 4 が 大 き く な る 方 の を 示 す 。

次に、第2回の特性値を参照しつつ上記電流制 設図鉄の動作について設明する。

外部負羽4の低抗値R4が減少してくると、第

特别平2-136029(4)

2 図に実験で示すように寄牲曲圏は O 1  $\rightarrow$  P 1 のように 異化して 角荷 記読 I 0 が 増加 するとともに、 出力 増子 3 の 電位 V 0 は 徐々に 降下する。 そして、 出力 増子 3 の 電位 V 0 が

$$V_0 = V_{ref} \times \frac{R7 + R8}{88}$$
 ... (3)

ただし R7: 成抗7の低抗位 R8: 低気8の低抗衛

性效器9による例即機能がない場合には、外部の項をの様式をRAが増大するにつれて、特性値段が第2回に随為で示すようにP1~M1へとをした。 は低大の毎 I nax となることは低素の回路で調明したのと同じである。 なおしは低素の回路で調明したのと同じである。なおしての場合、カレントミラー 画部 1 の出力 常流は I + I idle となる。 を称れて、 上記 台 荷 電流 増 電 を り fe と すると、 上記 台 荷 電流 月 の を 性 大 低 「 aax は n fe ( 「 + I idle )となる。

なの、よ記実規例において、カレントミラー例 増生の各PNPトランジスクQ1、Q2にエミック 変態病を類入して、カレントミラー化を任意に変 変してもよい。この想合には、2つの定路遊及C S1、CS2の定語流1、!<sub>idle</sub>の値を設定する さいの自由度が増すので、負荷指葉1<sub>0</sub>の名値 「max、」<sub>lin</sub>、!<sub>off</sub>をいるいろ変えて設定で 変、公園研阅預知の悠広い利用が可能となる。

(発明の効果)

以上のように、この兄切によれば、負責の抵抗 因が減少していってその怒子問覚氏が所定領以下 りオフ蜀跡に約回されることになる。

数小定電流「idleにより出力紹子3の電位Vo がVref ×(R7+R8)/R8となることができるように足足液薬CS2を設定しておけば、環境制度効作の状態から外部負荷4の販店信尺4が 場次してくると、特性的認は第2個に実過で示すようにN1→P1と変化して、出力編子3の著作 Voが依々に上昇し、例び定常成業CS1をオン 状態に復帰させるように近数紛りが作効する。

になると、2つの定電配線のうちの一方がオフ以限になり、それによってカレントミラーの出力電廠を小さくし、負荷電視を関係するように構成したので、電流調刷如作が正知になり用限制限影作時のオフ電流も安定する効果がある。

#### 4. 图画の簡単な知期


第1回にこの現明による電通的配回路の一支施 例を示す回路間、第2回はその到路による負荷特 性を示す特性例、第3回は提束の電流制度回路を 示す同路間、第4回はその画路による負荷特性を 示す物性圏である。


図において、1はカレントミラー何部、3ほ出 力解子、4は外部負荷、5は常用接点、7、8は 分割性抗、9は比效器、10は基準常圧源、CS 1、CS2は定電流線、Q3はNPNトランジス まである。

なお、各国中国一符号は同一または引当部分を 示す。


代地人 欠 岩 均 的


特開手2-136029 (5)





1:カレット35-四系 3: 土の端子 4:外部集局 5: 倉間機械 9: 外飲養 10: 基準電反源 CSI, CS2: 足包洗源 Q3: NPNトランデスタ





~175 <del>-</del>